En el marco del proyecto SoC4CRIS-II, financiado por el Gobierno Vasco, que avanza en el diseño de chips resilientes de nueva generación mediante tecnologías abiertas que pueden contribuir a reforzar la autonomía tecnológica de Europa y empresas. La iniciativa alcanza uno de sus principales hitos tecnológicos con el desarrollo de un sistema en chip (System-on-Chip, SoC) basado en la arquitectura abierta RISC-V, fabricado en Europa y actualmente en proceso de empaquetamiento
La iniciativa contribuye a consolidar las capacidades de Euskadi en microelectrónica avanzada y refuerza su posicionamiento en el diseño de semiconductores para sectores críticos como la energía, la industria o el espacio.
El proyecto está liderado por el grupo de investigación en electrónica aplicada APERT de la EHU, junto a CEIT, Tekniker, Ikerlan y Tecnalia, la empresa Connect Group y el clúster GAIA-BMH.
El proyecto SoC4CRIS-II ha alcanzado uno de sus principales hitos tecnológicos con el desarrollo de un chip experimental basado en la arquitectura abierta RISC-V, diseñado en Euskadi y fabricado en Europa. El dispositivo, un sistema en chip (System-on-Chip, SoC), se encuentra actualmente en proceso de empaquetamiento. La iniciativa da continuidad al proyecto SoC4CRIS y trabaja en el desarrollo de tecnologías microelectrónicas más robustas y fiables para aplicaciones en las que la tolerancia a fallos resulta fundamental. El proyecto apuesta por la arquitectura abierta RISC-V y por herramientas de diseño que permitan avanzar hacia una mayor autonomía tecnológica.
RISC-V es una arquitectura abierta y estandarizada de conjunto de instrucciones que permite desarrollar procesadores sin tener que pagar derechos de licencia por el uso de la propia arquitectura. Esta apertura ofrece mayor libertad para diseñar e implementar soluciones propias y puede contribuir a reducir determinadas dependencias tecnológicas.
Mediante el diseño y la fabricación del prototipo de este dispositivo SoC se busca ampliar las capacidades de diseño microelectrónico en Euskadi y desarrollar soluciones orientadas a mejorar la robustez y la fiabilidad de los sistemas electrónicos. Los avances obtenidos hasta el momento abarcan ámbitos como el diseño de chips, la integración de bloques de propiedad intelectual (IP), la tolerancia a fallos y la implementación y evaluación de tecnologías en FPGA, así como el desarrollo de soluciones susceptibles de trasladarse a circuitos integrados de aplicación específica (ASIC).
El proyecto está financiado por el programa de ayudas Elkartek del Gobierno Vasco (expediente KK-2025/00013) y está liderado por el grupo de investigación en electrónica aplicada APERT de la Universidad del País Vasco/Euskal Herriko Unibertsitatea (EHU), junto a los centros tecnológicos CEIT, Tekniker, Ikerlan y Tecnalia, la empresa Connect Group y el clúster GAIA-BMH.
Hitos tecnológicos del proyecto
Uno de los principales hitos intermedios ha sido alcanzado por el equipo de diseño de la EHU, que ha desarrollado un chip experimental System-on-Chip que incorpora un procesador RISC-V y una IP de sincronización de la empresa vasca SOC-E. Este desarrollo se ha realizado empleando únicamente herramientas y librerías de diseño de código abierto (open source), lo que supone un paso relevante para avanzar hacia flujos de diseño más abiertos, accesibles e independientes de plataformas propietarias. El chip ha sido fabricado en la factoría de Global Foundries en Alemania y actualmente se encuentra en proceso de empaquetamiento.
Este hito conecta las capacidades de diseño microelectrónico desarrolladas en Euskadi con procesos de fabricación europeos, alineados con la estrategia de soberanía tecnológica impulsada desde Europa.
Además del diseño del chip, los socios del proyecto trabajan en distintas tecnologías destinadas a aumentar la robustez y la fiabilidad de los sistemas electrónicos:
-
CEIT ha integrado mecanismos de mitigación de errores en memoria y lógica crítica sobre una arquitectura RISC-V desarrollada por el propio centro. Las técnicas empleadas incluyen EDAC, scrubbing y redundancia modular triple (TMR), orientadas a mejorar la tolerancia a fallos. Las soluciones se han implementado en plataformas FPGA y se han evaluado mediante simulación en los escenarios definidos. El diseño contempla la posibilidad de trasladar estos mecanismos a circuitos integrados de aplicación específica (ASIC).
-
Ikerlan ha desarrollado ULEO, un algoritmo ligero de optical flow para visión neuromórfica, junto con ULEO-Core, su implementación hardware optimizada para FPGA. Esta tecnología está orientada al seguimiento de regiones de interés y al procesamiento eficiente de información visual en sistemas embebidos. IKERLAN también ha implementado un mecanismo de seguridad funcional basado en memorias protegidas mediante códigos Hamming SECDED, capaces de corregir errores de un bit y detectar errores de dos bits. La solución se ha validado sobre una plataforma RISC-V NEORV32 en FPGA y en las memorias internas de ULEO-Core, mediante simulación, inyección de fallos y pruebas con estímulos procedentes de conjuntos de datos reales.
-
En el ámbito del procesamiento de imagen, Tekniker ha avanzado en una arquitectura basada en redes neuronales, configurable en memoria y capacidad de cómputo, concebida para su implementación en tecnologías FPGA y ASIC. El objetivo es facilitar la integración de capacidades de visión artificial en futuros sistemas electrónicos avanzados.
-
Connect Technology Centre de Connect Group investiga procesos y materiales para el ensamblaje de electrónica destinada al sector aeroespacial. Sus trabajos incluyen la selección de materiales y la realización de experimentos de laboratorio para evaluar y validar parámetros de diseño asociados a distintos encapsulados y sustratos.
«Estos resultados confirman que Euskadi cuenta con capacidades científicas, tecnológicas e industriales para avanzar en el diseño de chips complejos y resilientes, orientados a sectores donde la fiabilidad, la eficiencia y la autonomía tecnológica son factores estratégicos», subrayan desde el consorcio.
SoC4CRIS-II continúa su desarrollo con el objetivo de reforzar las capacidades de Euskadi en microelectrónica avanzada y contribuir a un ecosistema vasco más competitivo y conectado con las prioridades europeas en materia de semiconductores. La iniciativa busca favorecer nuevas oportunidades de transferencia tecnológica, actividad económica y empleo cualificado en un sector estratégico para la industria del futuro.
El proyecto se alinea, además, con los objetivos de la Ley Europea de Chips (European Chips Act), que busca reforzar la capacidad de producción europea y aumentar la resiliencia de la cadena de suministro de semiconductores.
Ir a la fuente
Author:
